نکات تستی کنکور مدار منطقی - گیت ها

گیتهای NAND و NOR جابجا پذیر هستند اما شرکت پذیر نیستند.

گیتهای NAND و NOR و مجموعه های {and, not} و {or , not} کامل هستند.

برای پیاده سازی تابع با تمام NAND اول SOPرا بدست میآوریم سپس خروجی AND و ورودی OR را مکمل میکنیم و تابع بصورت NAND-NAND درمیآید.

برای پیاده سازی تابع با تمام NOR اول PO بدست میآوریم سپس خروجی OR و ورودی AND را مکمل میکنیم و تابع بصورت NOR-NOR درمیآید.

در گیت XOR اگر تعداد زوجی متغیر مکمل شوند حاصل عوض نمیشود.

مخاطره سطح یک معمولا در مداره های SOP رخ میدهد.

اگر یک تابع شامل همه PIهایش باشد حتما مخاطره ندارد.

گیت پایه RTL گیت NOR است و گیت پایه DTL گیت NAND است.

بافرهایی که خروجیشان به هم متصل است نباید همزمان بتوانند خروجی دهند.

چیزهایی که باید از کتاب خوانده شود: گیت کامل و انواع کامل بودن(کامل قوی. کامل ضعیف. کامل متممی قوی. کامل متممی ضعیف.) بافر سه حالته. تاخیر انتشار. مخاطره(استاتیک سطح ۰و۱ و داینامیک). رفع هزارد. مدارات RTLو DTL. فلزهای نیمه هادی (MOS. PMOS.NMOS). دیود.